日本国特許庁

PATENT OFFICE
JAPANESE GOVERNMENT



別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出 願 年 月 日 Date of Application:

2000年 4月20日

出 願 番 号 Application Number:


特願2000-119604

出 願 人 Applicant (s):

松下電子工業株式会社

2001年 2月 9日

特許庁長官 Commissioner, Patent Office 及川耕



【書類名】

特許願

【整理番号】

2929020012

【提出日】

平成12年 4月20日

【あて先】

特許庁長官 殿

【国際特許分類】

H01P 3/08

【発明者】

【住所又は居所】

大阪府高槻市幸町1番1号 松下電子工業株式会社内

【氏名】

田邊 充

【特許出願人】

【識別番号】

000005843

【氏名又は名称】

松下電子工業株式会社

【代理人】

【識別番号】

100077931

【弁理士】

【氏名又は名称】

前田 弘

【選任した代理人】

【識別番号】 100094134

【弁理士】

【氏名又は名称】 小山 廣毅

【手数料の表示】

【予納台帳番号】 014409

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】

要約書 1

【包括委任状番号】 9601027

【プルーフの要否】

要

【書類名】 明細書

【発明の名称】 マイクロストリップ線路、その製造方法、インダクタ素子及び高周波半導体装置

【特許請求の範囲】

【請求項1】 接地導体層と、

前記接地導体層の上に形成された誘電体層と、

前記誘電体層の上に形成された線状の線状導体層とを備え、

前記線状導体層は、該線状導体層が延びる方向に対して垂直な方向の断面の上部が幅広部であり、前記断面の下部が前記幅広部よりも幅が小さい狭小部である ことを特徴とするマイクロストリップ線路。

【請求項2】 前記接地導体層の下側に、該接地導体層を保持する誘電体からなる基板をさらに備え、

前記誘電体層の誘電率は、前記基板の誘電率よりも大きいことを特徴とする請求項1に記載のマイクロストリップ線路。

【請求項3】 前記誘電体層はチタン酸化物を含むことを特徴とする請求項1 又は2 に記載のマイクロストリップ線路。

【請求項4】 前記チタン酸化物はチタン酸ストロンチウムであることを特徴とする請求項3に記載のマイクロストリップ線路。

【請求項5】 誘電体からなる基板の上に接地導体層を形成する工程と、

前記接地導体層の上に誘電体層を形成する工程と、

前記誘電体層の上に、線状の開口部を持つマスクパターンを形成する工程と、 前記開口部を含む前記マスクパターンの上に線状導体層形成層を堆積する工程 と、

前記マスクパターン上の前記線状導体層形成層の幅が前記開口部の幅よりも大きくなるように前記線状導体層形成層を成形する工程とを備えていることを特徴とするマイクロストリップ線路の製造方法。

【請求項6】 請求項1に記載のマイクロストリップ線路を有し、

前記マイクロストリップ線路における前記線状導体層は、前記誘電体層と平行 な面内でスパイラル状に形成されていることを特徴とするインダクタ素子。 【請求項7】 基板上に形成された能動素子と、

前記基板上に形成され、前記能動素子に対する入出力信号を伝播するマイクロストリップ線路とを備え、

前記マイクロストリップ線路は、前記基板上に形成された接地導体層と、前記接地導体層の上に形成された誘電体層と、前記誘電体層の上に形成された線状の線状導体層とを有し、前記線状導体層は、該線状導体層が延びる方向に対して垂直な方向の断面の上部が幅広部であり、前記断面の下部が前記幅広部よりも幅が小さい狭小部であることを特徴とする高周波半導体装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、マイクロストリップ線路及びその製造方法、インダクタ素子並びに高周波半導体装置に関する。

[0002]

【従来の技術】

携帯電話等の無線通信機器の利用者は年々増加しており、これら無線通信機器の携帯用端末機器の小型化及び低コスト化に対する要求はますます高まっている。携帯端末機器の主要な構成要素である高周波装置は、これまで能動素子と受動素子とを基板上に別体に集積化するマルチチップIC(Multichip IC)から、これらの素子を基板上に一体に形成する、いわゆるMMIC(Monolithic Microwave IC)化によって、低コスト化が図られてきた。

[0003]

図15は従来の高周波回路を示し、図16は図15に示す高周波回路を基板上に実現した高周波半導体装置の平面構成を示している。図16において、図15に示す構成要素と同一の構成要素には同一の符号を付している。

[0004]

図15及び図16に示すように、入力端子311と直流遮蔽容量306との間に設けられているスパイラルインダクタ302、303及び増幅用FET301のドレインと出力端子312との間に設けられているスパイラルインダクタ30

4、305並びに増幅用FET301のゲートに直列に接続されている直流遮蔽容量306は、能動素子である増幅用FET301と比べて、大きな面積を占めていることが分かる。

[0005]

高周波半導体装置の一層の低コスト化を実現するには、これら受動素子の小型化を図り、1スライス当たりのチップ収穫率を高める必要がある。これまで、高誘電体であるストロンチウムチタン酸化物(STO)を直流遮蔽容量やバイパス容量の誘電体として用いることにより、容量面積を低減し、チップ面積を縮小することが行なわれている(GaAs ICシンポジウム 1998)。

[0006]

また、特開平8-116028号公報及び特開平9-148525号公報には、マイクロストリップ線路の誘電体にSTOを用いて、信号電磁波の波長を短縮することにより、インダクタ素子の小型化を図る技術を開示している。

[0007]

【発明が解決しようとする課題】

しかしながら、前記従来のマイクロストリップ線路は、一般に線路の特性インピーダンスの高インピーダンス化又はインダクタの高インダクタンス化を図るために線路幅を縮小すると、線路の断面積が縮小されて導体損が増えるため、MMICの特性が劣化するという問題がある。

[0008]

特に、特開平8-116028号公報又は特開平9-148525号公報のマイクロストリップ線路は誘電体に高誘電体を用いているため、高インピーダンス化を図るには、線路幅を0.5μm以下にまで縮小する必要があり、実用上の問題がある。これは、スパッタ法やCVD法等の物理的蒸着又は化学的蒸着法により形成される誘電体薄膜は厚膜化が難しいためである。一般に、マイクロストリップ線路を高インピーダンス化するには、線状導体部の幅を小さくする必要があり、その際に、線状導体部の損失が大きくなる。

[0009]

本発明は、前記従来の問題を解決し、マイクロストリップ線路の高インピーダ

ンス化又はインダクタ素子の高インダクタ化を図るために線路幅の狭小化を行なったとしても、導体損失が増加しないようにすることを目的とする。

[0010]

【課題を解決するための手段】

前記の目的を達成するため、本発明に係るマイクロストリップ線路は、接地導体層と、接地導体層の上に形成された誘電体層と、誘電体層の上に形成された線状の線状導体層とを備え、線状導体層は、該線状導体層が延びる方向に対して垂直な方向の断面の上部が幅広部であり、該断面の下部が幅広部よりも幅が小さい狭小部である。

[0011]

本発明のマイクロストリップ線路によると、線状導体層が延びる方向に対して 垂直な方向の断面において、上部が幅広部であり、下部が幅広部よりも幅が小さ い狭小部であるため、誘電体層に近い側で高インピーダンス化及び高インダクタ ンス化を図れると共に、誘電体層から離れた上部は、狭小部よりも幅が広いため 、導体損失が増加しない。

[0012]

本発明のマイクロストリップ線路は、接地導体層の下側に、該接地導体層を保持する誘電体からなる基板をさらに備え、誘電体層の誘電率が基板の誘電率よりも大きいことが好ましい。このようにすると、線状導体を伝播する高周波信号の波長が小さくなるため、高周波回路を小型化できる。

[0013]

本発明のマイクロストリップ線路において、誘電体層がチタン酸化物を含むことが好ましい。

[0014]

この場合に、チタン酸化物がチタン酸ストロンチウムであることが好ましい。

[0015]

本発明に係るマイクロストリップ線路の製造方法は、誘電体からなる基板の上に接地導体層を形成する工程と、接地導体層の上に誘電体層を形成する工程と、 誘電体層の上に、線状の開口部を持つマスクパターンを形成する工程と、開口部 を含むマスクパターンの上に線状導体層形成層を堆積する工程と、マスクパターン上の線状導体層形成層の幅が開口部の幅よりも大きくなるように線状導体層形成層を成形する工程とを備えている。

[0016]

本発明のマイクロストリップ線路の製造方法によると、線状の開口部を含むマスクパターンの上に線状導体層形成層を堆積した後、マスクパターン上の線状導体層形成層の幅が開口部の幅よりも大きくなるように線状導体層形成層を成形することにより、線状導体層形成層から、断面上部が幅広部で、断面下部が幅広部よりも小さい線状導体層を形成するため、本発明に係るマイクロストリップ線路の線状導体層における幅広部と狭小部とを確実に形成できる。

[0017]

本発明に係るインダクタ素子は、本発明に係るマイクロストリップ線路の線状導体層を有し、該線状導体層は、誘電体層と平行な面内でスパイラル状に形成されている。

[0018]

本発明に係る高周波半導体装置は、基板上に形成された能動素子と、基板上に 形成され、能動素子に対する入出力信号を伝播するマイクロストリップ線路とを 備え、マイクロストリップ線路は、基板上に形成された接地導体層と、接地導体 層の上に形成された誘電体層と、誘電体層の上に形成された線状の線状導体層と を有し、線状導体層は、該線状導体層が延びる方向に対して垂直な方向の断面の 上部が幅広部であり、該断面の下部が幅広部よりも幅が小さい狭小部である。

[0019]

【発明の実施の形態】

(第1の実施形態)

本発明の第1の実施形態について図面を参照しながら説明する。

[0020]

図1は第1の実施形態に係るマイクロストリップ線路の断面構成を示している。図1に示すように、半絶縁性のGaAsからなる基板11上には、接地導体層としての接地電極12と、厚さが約0.5μmのチタン酸ストロンチウム(Sr

 TiO_3)からなる誘電体層13と、線状導体層14とにより構成されるマイクロストリップ線路が形成されている。

[0021]

接地電極 $1 \ 2$ は、基板 $1 \ 1$ 側から、厚さが約 $0.05 \ \mu$ mのチタン(Ti)と厚さが約 $0.5 \ \mu$ mの金(Au)との積層体からなる第 1 層 $1 \ 2$ a と、厚さが約 $2.5 \ \mu$ mのAu からなる第 2 層 $1 \ 2$ b と、厚さが約 $0.2 \ \mu$ mの白金(Pt)と厚さが約 $0.02 \ \mu$ mのTi との積層体からなる第 3 層 $1 \ 2$ c とにより構成されている。

[0022]

線状導体層 14 は、幅が約 5 μ mの幅広部 14 bと、該幅広部 14 bの下側に延びる幅が約 0. 5 μ mの狭小部 14 a とにより構成されている。さらに、線状導体層 14 は、複数の材料からなる積層体であって、基板 11 側から順次形成された、厚さが約 0. 1 μ mの窒化タングステンシリコン(W S i N)からなる第 1 層 15 と、厚さが約 0. 05 μ mの T i と厚さが約 0. 5 μ mの A u との積層体からなる第 2 層 16 と、厚さが約 3 μ mの A u からなる第 3 層 17 とから構成されている。

[0023]

さらに、誘電体層13の上面、線状導体層14の側面及び上面は、膜厚が約0 . 5μmの酸化シリコンからなる保護絶縁膜18により覆われている。

[0024]

以下、前記のように構成されたマイクロストリップ線路の製造方法について図面を参照しながら説明する。

[0025]

図2 (a) ~図2 (c) 及び図3 (a)、図3 (b) は第1の実施形態に係るマイクロストリップ線路の製造方法の工程順の断面構成を示している。

[0026]

まず、図2(a)に示すように、蒸着法を用いて、基板11上に、TiとAuとの積層体からなる第1層12aと、Auからなる第2層12bと、PtとTiとの積層体からなる第3層12cとを順次堆積することにより、第1層12a、

第2層12b及び第3層12cからなる接地電極12を形成する。

[0027]

次に、図2(b)に示すように、基板温度を約300℃とするRFスパッタ法を用いて、接地電極12の上に全面にわたってSTOからなる誘電体層13を堆積する。続いて、RFスパッタ法を用いて、WSiNからなる線状導体層の第1層15を堆積する。その後、幅が約0.5 μ mのラインパターンを持つ第1のレジスト膜21を形成し、該第1のレジスト膜21をマスクとし、四フッ化炭素(CF4)を用いて第1層15に対してエッチバックを行なって狭小部14aとなるパターニングを行なう。続いて、温度が約450℃の酸素雰囲気でシンタリング(熱処理)を行なう。このシンタリングにより、誘電体層13が再結晶化し、結晶の配向が揃うことによって高い誘電率が実現される。

[0028]

次に、図2(c)に示すように、基板11上の全面にポジ型の第2のレジスト膜22を塗布した後、リソグラフィ法を用いて、塗布した第2のレジスト膜22に第1層15を露出する開口パターンを形成する。続いて、蒸着法により、第2のレジスト膜22の上に開口パターンの壁面及び底面を含む全面にわたって、TiとAuとの積層体からなる線状導体層の第2層形成層16Aを堆積する。

[0029]

次に、図3(a)に示すように、第2層形成層16Aの上に、ネガ型の第3の レジスト膜23を塗布した後、リソグラフィ法により、幅が約5μmの開口パタ ーンを線状導体層の第1層15を含むように形成する。続いて、第3のレジスト 膜23をマスクとして、めっき法により、線状導体層の第2層形成16Aの上に 、Auからなる線状導体層の第3層17を形成する。

[0030]

次に、図3(b)に示すように、第3のレジスト膜23を除去した後、ヨウ化カリウム(KI)からなるエッチャントを用いて、第2層形成層16Aにおける積層体上部であるAu層の不要部分を除去する。続いて、フッ酸を用いて第2層形成層16Aにおける積層体下部であるTi層の不要部分を除去することにより、第2層形成層16Aから線状導体層14の第2層16のパターニングを行なう

。その後、第2のレジスト膜22をレジストリムーバで除去した後、CVD法を 用いて、誘電体層13の上に線状導体層14を覆うように全面にわてって酸化シ リコンからなる保護絶縁膜18を堆積する。

[0031]

以上の製造工程により、断面上部が幅広部14bで、断面下部が幅広部14b よりも小さい狭小部14aからなる、断面T字状のマイクロストリップ線路を得 ることができる。

[0032]

なお、第2のレジスト膜22の代わりに、窒化シリコンからなるマスクパターンを用いてもよい。この場合のエッチャントは、例えば熱リン酸である。

[0033]

このように、マイクロストリップ線路における線状導体層14と接地電極12との間に形成される誘電体層13にSTOを用いると、STOの比誘電率は200にも達するため、マイクロストリップ線路を伝播する電磁波の波長はGaAsを誘電体に用いたマイクロストリップ線路の場合の約4分の1となる。このことは、STOを誘電体層13に用いると、誘電体層13にGaAsを用いた場合に周波数が5GHzで4分の1波長(೩/4)が6mmの電磁波が、その೩/4長が1.5mm程度にまで短縮されることを意味する。この波長の短縮効果により、5GHzではチップサイズの制限から採用できなかった分布定数回路を採用できるようになり、チップサイズを大幅に縮小できるようになる。

[0034]

但し、現状では、膜厚が 0. 5 μ mの S T O 膜を形成するには、その成膜に 2 時間を要するため、これ以上の厚膜化はスループットがより低下するので、適当ではない。従って、マイクロストリップ線路の高インピーダンス化には導電体幅を狭小化することが必須となるものの、前述したように、単なる狭小化ではマイクロストリップ線路の高損失化を招いてしまう。

[0035]

第1の実施形態は、線状導体層14における誘電体層13と隣接する側を狭小部14aとし該狭小部14aにより線路のインピーダンスを定義すると共に、誘

電体層13から離れた側を幅広部14bとし該幅広部14bにより損失を定義しており、これにより、高インピーダンスで且つ低損失な線路を実現できる。

[0036]

また、線状導体層14の幅広部14bと誘電体層13との間には酸化シリコン (SiO₂)からなる保護絶縁膜18を充填したが、保護絶縁膜18を充填しないか、充填する場合には、誘電率が低い低誘電率膜、例えばベンゾシクロブテン (BCB)、Duroid又はポリイミド膜等からなる有機材料を用いることが 好ましい。

[0037]

また、誘電体層13と幅広部14bとの距離は大きいほうが良い。これは、幅 広部14bと接地電極12との間のカップリング容量を抑えるためである。カッ プリング容量が大きくなると、幅広部14bがストリップ線路のインピーダンス に大きく影響してしまうため、高インピーダンス化の妨げとなるからである。

[0038]

また、第1の実施形態に係るマイクロストリップ線路を用いたインダクタ素子、例えば、スパイラルインダクタ素子を形成すると良い。このようにすると、スパイラルインダクタ素子のインダクタンスは、線状導体層14と接地電極12との間の距離に対する線状導体層14の幅の比の値で決定される相関係数が大きくなるため、スパイラルインダクタのインダクタンス値を大きくできる。

[0039]

この相関係数は、スパイラル状以外の形状のインダクタ素子に対しても適用されるため、本実施形態に係るマイクロストリップ線路は、スパイラルインダクタ素子だけでなく、つづら折り状(メアンダ状)、ループ状等の他の形状のインダクタ素子にも有効である。

[0040]

また、第1の実施形態においては、線状導体層14及び接地電極12の主要な材料としてAuを用いたが、AgやCu等のAuよりもさらに導電率が高い材料を用いれば、より一層導体損失を低下させることができる。さらには、線状導体層14及び接地電極12の主材料に超伝導材料を用いてもよい。

[0041]

また、第1の実施形態においては、マイクロストリップ線路の構成を、誘電体層13にSTOを用いたTFMS(薄膜マイクロストリップ)としたが、誘電体層13として、有機材からなる薄膜又は他の誘電体を用いたTFMSとしてもよい。

[0042]

また、第1の実施形態においては、基板11にGaAsを用いたが、これに代えて、Si、石英等のガラス材料又はアルミナからなる無機材料、又はポリスチレン、テフロン等からなる有機材料を用いてもよい。

[0043]

また、本実施形態の断面形状を有する線状導体層14をコプレーナ線路の信号 線として用いても良い。

[0044]

(第2の実施形態)

以下、本発明の第2の実施形態について図面を参照しながら説明する。

[0045]

図4は第2の実施形態に係るマイクロストリップ線路の断面構成を示している。図4に示すように、半絶縁性のGaAsからなる基板31には、接地導体層としての接地電極32と、厚さが約0.5μmのチタン酸ストロンチウム(STO)からなる誘電体層33と、線状導体層34とにより構成されるマイクロストリップ線路が形成されている。

[0046]

接地電極32は、基板31側から、厚さが約0.05 μ mのTiと厚さが約0.5 μ mのAuとの積層体からなる第1層32aと、厚さが約2.5 μ mのAuからなる第2層32bと、厚さが約0.2 μ mのPtと厚さが約0.02 μ mのTiとの積層体からなる第3層32cとにより構成されている。

[0047]

線状導体層34は、幅が約0.5μmの狭小部34aと、幅が約5μmの幅広部34bとにより構成されている。さらに、線状導体層34は、複数の材料から

なる積層体であって、基板 3 1 側から順次形成された、厚さが約 0 . 1 μ mの W S i N からなる第 1 層 3 5 と、厚さが約 0 . 0 5 μ mの T i と厚さが約 0 . 5 μ mの A u との積層体からなる第 2 層 3 6 と、厚さが約 3 μ mの A u からなる第 3 層 3 7 とから構成されている。

[0048]

誘電体層 3 3 の上面と線状導体層 3 4 の狭小部 3 4 a との間には、低誘電率の誘電体、例えば厚さが約 1 μ mの酸化シリコン(S i O₂)からなる支持絶縁膜 3 8 が充填されている。

[0049]

以下、前記のように構成されたマイクロストリップ線路の製造方法について図面を参照しながら説明する。

[0050]

図5 (a) ~図5 (c) 及び図6 (a)、図6 (b) は第2の実施形態に係るマイクロストリップ線路の製造方法の製造方法の工程順の断面構成を示している

[0051]

まず、図5(a)に示すように、蒸着法を用いて、基板31上に、TiとAuとの積層体からなる第1層32aと、Auからなる第2層32bと、PtとTiとの積層体からなる第3層32cとを順次堆積することにより、第1層32a、第2層32b及び第3層32cからなる接地電極32を形成する。

[0052]

次に、図5(b)に示すように、基板温度を300℃とし、RFスパッタ法を用いて接地電極12の上に全面にわたってSTOからなる誘電体層13を堆積する。堆積した誘電体層13の上における線状導体層の狭小部形成領域に、幅が約0.5μmのラインパターンを持つ第1のレジスト膜41を形成し、続いて、例えばイオンビームスパッタ法を用いて、誘電体層33の上に第1のレジスト膜41を含む全面にSiO₂からなる支持絶縁膜形成膜38Aを堆積する。

[0053]

次に、図5 (c) に示すように、第1のレジスト膜41に対してリフトオフを

行なうことにより、誘電体層 3 3 における狭小部形成領域を露出させる。続いて、RFスパッタ法を用いて、WSiNからなる線状導体層の第 1 層 3 5 を堆積し、堆積した第 1 層 3 5 の上に、第 2 のレジスト膜 4 2 を塗布した後、リソグラフィ法により、幅が約 5 μ mのラインパターンを狭小部形成領域を含むように形成する。続いて、形成された第 2 のレジスト膜 4 2 をマスクとし、CF $_4$ を用いて第 1 層 3 5 に対してエッチバックを行なって狭小部 3 4 a を含むパターニングを行なう。その後、温度が約 4 5 0 $\mathbb C$ の酸素雰囲気でシンタリングを行なって、誘電体層 3 3 を再結晶化することにより、誘電体層 3 3 の高誘電率化を図る。

[0054]

次に、図6(a)に示すように、蒸着法を用いて、支持絶縁膜38及び第1層35の上に全面にわたって線状導体層の第2層形成層36Aを形成する。その後、第2層形成層36Aの上に、第3のレジスト膜43を塗布した後、リソグラフィ法により、幅が約5μmの開口パターンを線状導体層の第1層35を含むように形成する。続いて、めっき法により第3のレジスト膜43をマスクとして、線状導体層の第2層形成層36Aの上に、Auからなる線状導体層の第3層37を形成する。

[0055]

次に、図6(b)に示すように、第3のレジスト膜43を除去した後、KIからなるエッチャントを用いて、第2層形成層36Aにおける積層体上部であるAu層の不要部分を除去する。続いて、フッ酸を用いて第2層形成層36Aにおける積層体下部であるTi層の不要部分を除去することにより、第2層形成層36Aから線状導体層34の第2層36となるパターニングを行なう。

[0056]

以上の製造工程により、狭小部34 a である下部と、幅広部34 b である上部 とからなり、斜辺が湾曲した断面逆台形状のマイクロストリップ線路を得ること ができる。なお、支持絶縁膜38の膜厚によっては斜辺の湾曲はほぼ直線状を示す。

[0057]

第2の実施形態のように、マイクロストリップ線路における線状導体層34と

接地電極32との間に形成される誘電体層33にSTOを用いると、マイクロストリップ線路を伝播する電磁波の波長はGaAsを誘電体に用いたマイクロストリップ線路の場合の約4分の1となる。従って、STOを誘電体層33に用いると、GaAsの場合に周波数が5GHzで4分の1波長(λ/4)が6mmの電磁波が、そのλ/4長が1.5mm程度にまで短縮される。この波長の短縮効果により、5GHzではチップサイズの制限から不可能であった分布定数回路を可能にし、チップサイズの大幅な縮小が可能となる。

[0058]

但し、前述したように、膜厚が 0. 5 μ mの S T O 膜を形成するには 2 時間を要し、現状のプロセスでは、これ以上の厚膜化は現実的ではない。従って、マイクロストリップ線路の高インピーダンス化には導電体幅を狭小化することが必須となるものの、単なる狭小化ではマイクロストリップ線路の高損失化を招く。

[0059]

第2の実施形態においては、線状導体層34における誘電体層33と隣接する側を狭小部34aとし該狭小部34aにより線路のインピーダンスを定義すると共に、誘電体層33から離れた側を幅広部34bとし該幅広部34bにより損失を定義する。これにより、高インピーダンスで且つ低損失な線路を実現できる。

[0060]

また、線状導体層 34 の狭小部 34 a の形状を決定する支持絶縁膜 38 に Si O_2 を用いたが、絶縁体を充填しないのが好ましい。 Si O_2 を充填しない場合には、 Si O を O を O を O を O を O を O を O を O を O を O を O を O を O を O を O を O を O を O を O を O を O を O を O を O を O を O を O を O を O を O を O を O を O を O を O を O を O を O を O を O を O を O を O を O を O を O を O を O を O を O を O を O を O を O を O を O を O を O を O を O を O を O を O を O を O を O を O を O を O を O を O を O を O を O を O を O を O を O を O を O を O を O を O を O を O を O を O を O を O を O を O を O を O を O を O を O を O を O を O を O を O を O を O を O を O を O を O を O を O を O を O を O を O を O を O を O を O を O を O を O を O を O を O を O を O を O を O を O を O を O を O を O を O を O を O を O を O を O を O を O を O を O を O を O を O を O を O を O を O を O を O を O を O を O を O を O を O を O を O を O を O を O を O を O を O を O を O を O を O を O を O を O を O を O を O を O を O を O を O を O を O を O を O を O を O を O を O を O を O を O を O を O を O を O を O を O を O を O を O を O を O を O を O を O を O を O を O を O を O を O を O を O を O を O を O を O を O を O を O を O を O を O を O を O を O を O を O を O を O を O を O を O を O を O を O を O を O を O を O を O を O を O を O を O を O を O を O を O を O を O を O を O を O を O を O を O を O を O を O を O を O を O を O を O を O を O を O を O を O を O を O を O を O を O を O を O を O を O を O を O を O を O を O を O を O を O を O を O を O を O を O を O を O を O を O を O を O を O を O を O を O を O を O を O を O を O を O を O を O を O を O を O を O を O を O を O を O を O を O を O を O を O

[0061]

また、誘電体層33と幅広部34bとの距離は大きいほうが良い。これは、幅 広部34bと接地電極32との間のカップリング容量を抑えるためである。カッ プリング容量が大きくなると、幅広部34bがストリップ線路のインピーダンス に大きく影響してしまうため、高インピーダンス化の妨げとなるからである。 [0062]

また、第2の実施形態に係るマイクロストリップ線路を用いたインダクタ素子、例えば、スパイラルインダクタ素子を形成すると良い。このようにすると、スパイラルインダクタ素子のインダクタンスは、線状導体層34と接地電極32との間の距離に対する線状導体層34の幅の比の値で決定される相関係数が大きくなるため、スパイラルインダクタのインダクタンス値を大きくできる。

[0063]

この相関係数は、スパイラル状以外の形状のインダクタ素子に対しても適用されるため、本実施形態に係るマイクロストリップ線路は、スパイラルインダクタ素子だけでなく、つづら折り状(メアンダ状)、ループ状等の他の形状のインダクタ素子にも有効である。

[0064]

また、第2の実施形態においては、線状導体層34及び接地電極32の主要な材料としてAuを用いたが、AgやCu等のAuよりさらに導電率が高い材料を用いればさらに導体損失を低下させることができる。さらには、線状導体層34及び接地電極32の主要な材料として超伝導材料を用いてもよい。

[0065]

また、第2の実施形態においては、マイクロストリップ線路の構成を、誘電体層33にSTOを用いたTFMSとしたが、誘電体層33として、有機材料からなる薄膜又は他の誘電体を用いたTFMSとしても有効である。

[0066]

また、第2の実施形態においては、基板31にGaAsを用いたが、これに代えて、Si、石英等のガラス材料又はアルミナからなる無機材料又はポリスチレン、テフロン等からなる有機材料を用いてもよい。

[0067]

また、本実施形態の断面形状を有する線状導体層34をコプレーナ線路の信号 線として用いても良い。

[0068]

(第3の実施形態)

以下、本発明の第3の実施形態について図面を参照しながら説明する。

[0069]

図7は第3の実施形態に係る高周波半導体装置の回路構成を示している。図7 に示すように、高周波増幅用素子であるFET51の入力側には入力整合回路が 接続され、出力側には出力整合回路が接続されている。

[0070]

入力整合回路は、RF入力端子52とFET51のゲートとの間に直列に接続された直流遮蔽用の第1の容量素子54及び2/4長線路(マイクロストリップ線路)55と、バイアス供給用のRFチョークである第1のインダクタ素子56と、該第1のインダクタ素子56を高周波的に短絡する第2の容量素子57とにより構成されている。

[0071]

出力整合回路は、FET51のドレインとRF出力端子53との間に直列に接続され直流遮蔽を兼ねる第3の容量素子58と、ドレインと並列に接続された第2のインダクタ素子59と、第2のインダクタ素子59を高周波的に短絡する第4の容量素子60とにより構成されている。ここで、第2のインダクタ素子59及び第4の容量素子60はバイアス信号の供給を兼ねている。この構成により、FET51の入出力インピーダンスは50Ω付近にそれぞれ変換される。

[0072]

図8はFET51の入出力インピーダンスの変換の様子を説明するスミスチャートである。図8に示すように、ここでは、FET51の入力インピーダンスがチャート上の点Aの位置にあり、出力インピーダンスが点Bの位置にあると仮定する。入力インピーダンスは、2/4長線路55によって50Ω付近に変換され、出力インピーダンスは、第2のインダクタ素子59及び第3の容量素子58によって50Ω付近に変換されることを表わしている。

[0073]

図9は図7に示す高周波半導体装置の部分的な斜視図である。ここでは、一例 として、第1の実施形態に示したマイクロストリップ線路を入力側にのみ適用す ることにし、従って、図7に示す領域50、すなわち、入力整合回路及びFET 51を含む構成要素のみを表わすことにする。

[0074]

図9に示すように、本高周波装置は、半絶縁性のGaAsからなる基板111上に、接地電極112及び厚さが約 0.5μ mのSTOからなる誘電体層113が順次形成されて、マイクロストリップ線路部の基板を構成している。なお、接地電極112は、図1に示した構成と同一の構成を採る。すなわち、接地電極112は、基板111側から、厚さが約 0.05μ mのTiと厚さが約 0.5μ mのAuとの積層体からなる第1層と、厚さが約 2.5μ mのAuからなる第2層と、厚さが約 0.2μ mのTiとの積層体からなる第2層と、厚さが約 0.2μ mのTiとの積層体からなる第3層とにより構成されている。また、図面を簡単化するために、FET151は直方体として表わしている。

[0075]

FET151の入力側は、図7に示す2/4長線路55と対応するメアンダ状のマイクロストリップ線路155の一端と接続されている。

[0076]

マイクロストリップ線路155の他端は、図7に示す第1の容量素子54と対応し且つSTOを容量絶縁膜とする第1のMIMキャパシタ154の一方の電極と接続されている。第1のMIMキャパシタ154の他方の電極は、図7に示すRF入力端子52と対応するRF入力端子152と接続されている。

[0077]

RF入力端子152はRF評価用プローブを用いて本高周波装置のRF特性を評価できるように、グランドーシグナルーグランド(G-S-G)構成を有しており、グランド端子152aがヴィア152bを通して接地電極112と接続されている。

[0078]

また、マイクロストリップ線路155と第1のMIMキャパシタ154との接続部は、図7に示す第1のインダクタ素子56と対応するスパイラルインダクタ 156の一端部が接続されている。スパイラルインダクタ156の他端部は、図 7に示す第2の容量素子57と対応し且つSTOを容量絶縁膜とする第2のMI Mキャパシタ157の一方の電極と接続されている。また、第2のMIMキャパシタ157の他方の電極は、DC供給用パッド121と接続されている。

[0079]

以下、前記のように構成された高周波半導体装置の製造方法について図面を参 照しながら説明する。

[0080]

図10~図14は第3の実施形態に係る高周波半導体装置の工程順の断面構成を示している。ここでは、説明を簡単にするために、図10(a)に示すように、基板211の上に、増幅用素子であるFETを形成するFET形成領域1とマイクロストリップ線路を形成する線路形成領域2とを含み、図7に示す領域50とは異なる他の領域の製造方法を説明する。

[0081]

まず、図10(a)に示すように、半絶縁性のGaAsからなる基板211の上に、FET用のヘテロ接合の能動層(チャネル層)を含むエピタキシャル層が形成された基板を用意する。このエピタキシャル層は、例えば、基板211側から、A1GaAs又はInGaAsからなるバッファ層と、基板211に近い側から組成がA1AsからInA1Asに徐々に変化するグレイデッドバッファ層と、InGaAsからなるチャネル層と、該チャネル層よりもエネルギーギャップが大きく、チャネル層との接合面で2次元電子ガス層を形成するInA1Asからなる障壁層と、InGaAsからなるコンタクト層とが順次形成されて構成されている。

[0082]

次に、FET形成領域1に対して、メサエッチングを行なう。続いて、基板211上に第1のレジスト膜251を塗布した後、リソグラフィにおける位相送シフト法を用いて、FET形成領域1にFETのゲート長を決定するための幅が約0.2μmのラインパターン251aを形成する。その後、イオンビームスパッタ法を用い、第1のレジスト膜251をマスクとして基板211上の全面に、膜厚が約0.2μmのSiO。からなる第1の保護絶縁膜212を堆積する。

[0083]

次に、図10(b)に示すように、第1のレジスト膜251に対してリフトオフを行なった後、CVD法等を用いて、基板211上に第1の保護絶縁膜212を含む全面にわたって膜厚が約0.3 μ mのSiNからなる第2の保護絶縁膜213を形成する。

[0084]

次に、図10(c)に示すように、蒸着法を用いて、第2の保護絶縁膜213の上に全面にわたって、厚さが約0.05 μ mのTiと厚さが約0.5 μ mのAuとの積層体からなる接地電極の第1層形成層215Aを形成する。

[0085]

次に、図10(d)に示すように、FET形成領域1を覆う第2のレジスト膜252を形成する。その後、めっき法を用いて、厚さが約2.5 μ mのAuからなる接地電極の第2層形成層215Bを形成し、続いて、再度蒸着法を用いて、厚さが約0.2 μ mのPtと厚さが約0.02 μ mのTiとの積層体からなる接地電極の第3層形成層215Cを形成する。

[0086]

次に、図11(a)に示すように、第2のレジスト膜252を除去した後、KIエッチャント及びフッ酸により、FET形成領域1の第1層形成層215Aを除去することにより、線路形成領域2に、第1層形成層215A、第2層形成層215及び第3層形成層215Cからなる接地電極215を形成する。続いて、CVD法を用いて、基板211上の全面にわたって膜厚が約0.3μmSiNからなる第3の保護絶縁膜216を堆積する。

[0087]

次に、図11(b)に示すように、リソグラフィ法により、第3の保護絶縁膜216上に、線路形成領域2に開口パターンを有する第3のレジスト膜253を形成する。続いて、RIE法を用いて、第3のレジスト膜253をマスクとして第3の保護絶縁膜216に対してエッチングを行なうことにより接地電極215を露出する。

[0088]

次に、図11(c)に示すように、基板温度を約300度とするRFスパッタ

法を用いて、基板211上に線路形成領域2を含む全面にわたって、厚さが約0 . 5μmのSTOからなる誘電体層217を堆積する。

[0089]

次に、図11(d)に示すように、誘電体層217上に、該誘電体層217の 線路形成領域2を覆う第4のレジスト膜254をマスクとし、ミリング法を用い て、誘電体層217のFET形成領域1を除去する。

[0090]

次に、図12(a)に示すように、第4のレジスト膜254を除去した後、R Fスパッタ法により、基板211上に全面にわたって、厚さが約0.1μmのW SiNからなる線状導体層の第1層形成層218Aを堆積する。その後、温度が 約450℃の酸素雰囲気でシンタリングを行なって、誘電体層217を再結晶化 する。

[0091]

次に、図12(b)に示すように、第1層形成層218Aの上に、線状導体層の狭小部となる、幅が約0.5 μ mのラインパターンを持つ第5のレジスト膜を形成する。続いて、 CF_4 と SF_6 とをエッチャントとするRIE法を用いて、第5のレジスト膜255をマスクとし、第1層形成層218Aに対してエッチングを行なうことにより、線路形成領域2に第1層形成層218Aからなる線状導体層の第1層218を形成する。

[0092]

次に、図12(c)に示すように、リソグラフィ法により、基板211上に、 該基板211上のFET形成領域1が露出する開口パターンを有する第6のレジスト膜256を形成する。続いて、CF4をエッチャントとするRIE法により、第6のレジスト膜256をマスクとし、第3の保護絶縁膜216及び第2の保護絶縁膜213に対してエッチングを行なうことにより、FET形成領域1に、第1の保護絶縁膜212を露出する。

[0093]

次に、図12(d)に示すように、リソグラフィ法により、基板211上に、 FET形成領域1のソースドレイン形成領域が露出する開口パターンを有する第 7のレジスト膜257を形成する。続いて、第7のレジスト膜257をマスクとし、第1の保護絶縁膜212に対してフッ酸によるエッチングを行なうことにより、基板211の上面のソースドレイン形成領域を露出する。

[0094]

次に、図13(a)に示すように、蒸着法を用いて、第7のレジスト膜257上の開口パターンを含む全面にわたって、厚さが約50nmのAuGeと、厚さが約50nmのNiと、厚さが約1000nmのAuとの積層体からなるソースドレイン電極形成膜を堆積した後、第7のレジスト膜257に対してリフトオフを行なうことにより、この電極形成膜からソースドレイン電極219を形成する。その後、基板温度を約400℃に昇温して熱処理を行なって、ソースドレイン電極219と基板211の上部との合金化を図る。続いて、リソグラフィ法により、基板211上に、FET形成領域1におけるゲート形成領域が露出する開口パターンを有する第8のレジスト膜258を形成する。続いて、第8のレジスト膜258及び第1の保護絶縁膜212をマスクとして、基板211の上部に対してエッチャントにリン酸を用いたリセスエッチングを行なう。

[0095]

次に、図13(b)に示すように、蒸着法を用いて、第8のレジスト膜258上の開口パターンを含む全面にわたって、厚さが約500nmのTiと、厚さが約500nmのTiと、厚さが約500nmのTiとの積層体からなるゲート電極形成膜を形成した後、第8のレジスト膜258に対してリフトオフを行なうことにより、この形成膜からゲート電極220を形成する。その後、CVD法を用いて、基板211上の全面にわたってSiNからなる第4の保護絶縁膜221を堆積する。

[0096]

次に、図13(c)に示すように、リソグラフィ法により、FET形成領域1におけるソースドレイン電極219の上側及びゲート電極220の上側の各領域、並びに線路形成領域2における線状導体層の第1層218の上側の領域がそれぞれ露出する開口パターンを有する第9のレジスト膜259を形成する。続いて、CF₁を用いたRIE法により、第9のレジスト膜258をマスクとして、第

4の保護絶縁膜221に対してエッチングを行なうことにより、FET形成領域1においては各電極219、220を露出し、線路形成領域2においては第1層218を露出する。

[0097]

次に、図14(a)に示すように、第9のレジスト膜259を除去した後、蒸着法を用いて、基板211上の全面にわたって、厚さが約0.05 μ mのTiと厚さが約0.15 μ mのAuとの積層体層222Aを形成する。この積層体層222Aは、線路形成領域2においては、線状導体層の第2層形成層222Aとなる。

[0098]

次に、図14(b)に示すように、リソグラフィ法により、FET形成領域1におけるソースドレイン電極219の上側及びゲート電極220の上側の各領域、並びに線路形成領域2における線状導体層の第1層218の上側を含む領域に開口パターンを有する第10のレジスト膜260を形成する。ここで、この開口パターンは、FET形成領域1においては、マイクロストリップ線路と接続されるパターンであり、線路形成領域2においては、線状導体層の幅が約5μmの幅広部を決定するパターンである。続いて、めっき法を用いて、厚さが3μmのAu層223を各開口パターン内に形成する。

[0099]

次に、図14(c)に示すように、第10のレジスト膜260を除去した後、 KIエッチャント及びフッ酸により、不要なTi/Au積層体層222Aを除去 することにより、線路形成領域2に、第2層222及びAu層223を含む線状 導体層の幅広部225bが形成される。従って、この幅広部225bと該幅広部 225bの下側に連続する狭小部225aとにより、断面T字上のマイクロスト リップ線路225を得ることができる。

[0100]

なお、マイクロストリップ線路155又はスパイラルインダクタ156の構成 材料であるAuは、Ag又はCuであってもよい。

[0101]

また、第3の実施形態においては、能動素子の一例としてFETを用いたが、 ダイオード、又はHBT等のバイポーラトランジスタであってもよい。また、基 板にはGaAsを用いたが、シリコン(Si)を用いてもよい。

[0102]

なお、本実施形態のように基板にGaAsを用いて、さらにFETの能動層を含むエピタキシャル層が前述したような構成を採る場合には、以下に述べるような、特性上有利な構成を採ることができる。すなわち、基板とグレイデッドバッファ層との間に設けられる、AlGaAs又はInGaPからなるバッファ層は、GaAsとの格子整合が良好であるため、相対的に膜厚を大きくできる。これにより、基板の形成時に含まれ、キンク発生の原因となるため有害なフッ素原子が、基板又は該バッファ層側からグレイデッドバッファ層側、さらにはチャネル層側に拡散することを防止できる。

[0103]

また、本実施形態に係るマイクロストリップ線路をガラス又は石英等のように 能動素子を形成できない基板上に形成し、別に用意された能動素子をマイクロス トリップ線路が形成された基板上にフリップチップ実装してもよい。

[0104]

また、本実施形態は、図14 (c) に示すように、線状導体層225の幅広部 225 b と誘電体層217 との間隙がSiNからなる第4 の保護絶縁膜222 によって埋められるが、 SiO_2 等の無機薄膜、又はBCBやDuroid等の有機薄膜等の、さらに誘電率が小さい材料で埋めてもよい。

[0105]

本実施形態によると、マイクロストリップ線路の延長方向に対する垂直な方向の断面の周囲長が大きくなるため、特に表皮効果が支配的で線路の周囲長が導体損に大きな影響を及ぼすマイクロ波又はミリ波の領域において、大幅に導体損失の改善を図ることができる。

[0106]

さらに、マイクロストリップ線路の主要な材料をCu又はAgとすることにより、より一層損失を低減できる。

[0107]

また、マイクロストリップ線路の誘電体をSTOのような高誘電体とすることの効果を説明する。誘電体中を伝播する電磁波の波長は $1/\sqrt{\epsilon}$ に比例する。STOの比誘電率は200程度で、GaAsの比誘電率12.90010倍以上であるため、マイクロストリップ線路を伝播する電磁波の波長はGaAs04分の1以下となる。従って、本実施形態に係る、STOを誘電体とするマイクロストリップ線路を用いると、周波数が5GHz0場合、 $\lambda/4$ 長が1.6mmとなるため、メアンダ状に線路を畳み込めば十分に集積化ができるので、本実施形態のようにオンチップで $\lambda/4$ 線路によるインピーダンス変換を実現できる。このことは、大電力MMICの整合回路にとって極めて有効である。

[0108]

また、25GHzのような準ミリ波帯のMMICに応用した場合には、2/4 長が300μm程度に縮小されるため、分布定数を用いた整合回路の面積を大幅 に低減できる。すなわち、マイクロ波又はミリ波のいずれの周波数領域において もチップサイズの縮小を図れるため、特に高コストなミリ波帯のMMICのコス トの低減に寄与する効果は大きい。

[0109]

さらに、線状導体層と接地電極との接続を行なうヴィアに対しても、従来は 40μ m~ 100μ m程度の接続長(孔長)となるため、そのインピーダンスの影響が特にミリ波帯では無視できなかったが、本実施形態に係るマイクロストリップ線路によれば、 0.5μ m程度の孔長を実現できるので、数100GHzの領域まで電気長が0となる理想的なショートを実現できる。

[0110]

【発明の効果】

本発明のマイクロストリップ線路によると、上部が幅広部で下部が幅広部より も狭い狭小部を有しているため、誘電体層に近い側で高インピーダンス化及び高 インダクタンス化を図れると共に、誘電体層から離れた上部は、狭小部よりも幅 が広いため、導体損失が増加しない。これにより、高周波半導体装置の小型化を 実現できる。

[0111]

さらに、誘電体層に高誘電体材料を用いると、線状導体を伝播する高周波信号 の波長が小さくなるため、高周波半導体装置を確実に小型化できるようになる。

【図面の簡単な説明】

【図1】

本発明の第1の実施形態に係るマイクロストリップ線路を示す構成断面図である。

【図2】

(a)~(c)は本発明の第1の実施形態に係るマイクロストリップ線路の製造方法を示す工程順の構成断面図である。

【図3】

(a) 及び(b) は本発明の第1の実施形態に係るマイクロストリップ線路の 製造方法を示す工程順の構成断面図である。

【図4】

本発明の第2の実施形態に係るマイクロストリップ線路を示す構成断面図である。

【図5】

(a)~(c)は本発明の第2の実施形態に係るマイクロストリップ線路の製造方法を示す工程順の構成断面図である。

【図6】

(a) 及び(b) は本発明の第2の実施形態に係るマイクロストリップ線路の 製造方法を示す工程順の構成断面図である。

【図7】

本発明の第3の実施形態に係る高周波半導体装置を示す回路図である。

【図8】

本発明の第3の実施形態に係る高周波半導体装置における入出力インピーダンス整合を説明するためのスミスチャートである。

【図9】

本発明の第3の実施形態に係る髙周波半導体装置の入力整合回路付近を示す部

分的な斜視図である。

【図10】

(a) ~ (d) は本発明の第3の実施形態に係るマイクロストリップ線路の製造方法を示す工程順の構成断面図である。

【図11】

(a)~(d)は本発明の第3の実施形態に係るマイクロストリップ線路の製造方法を示す工程順の構成断面図である。

【図12】

(a)~(d)は本発明の第3の実施形態に係るマイクロストリップ線路の製造方法を示す工程順の構成断面図である。

【図13】

(a)~(c)は本発明の第3の実施形態に係るマイクロストリップ線路の製造方法を示す工程順の構成断面図である。

【図14】

(a)~(c)は本発明の第3の実施形態に係るマイクロストリップ線路の製造方法を示す工程順の構成断面図である。

【図15】

従来の髙周波半導体装置を示す回路図である。

【図16】

従来のMMIC化された高周波半導体装置を示す平面図である。

【符号の説明】

- 11 基板
- 12 接地電極(接地導体層)
- 12a 第1層
- 12b 第2層
- 12c 第3層
- 13 誘電体層
- 14 線状導体層
- 14a 狭小部

	t-mar - 2
1 4 b	幅広部
1 5	第1層
1 6	第2層
1 6 A	第2層形成層
1 7	第3層
1 8	保護絶縁膜
2 1	第1のレジスト膜
2 2	第2のレジスト膜
23	第3のレジスト膜
3 1	基板
3 2	接地電極(接地導体層)
3 2 a	第1層
3 2 b	第2層
32с	第3層
3 3	誘電体層
3 4	線状導体層
3 4 a	狭小部
3 4 b	幅広部
3 5	第1層
3 6	第2層
3 6 A	第2層形成層
3 7	第3層
3 8	支持絶縁膜
4 1	第1のレジスト膜
4 2	第2のレジスト膜
4 3	第3のレジスト膜
5 1	FET
5 2	RF入力端子
5 3	RF出力端子


5 4	第1の容量素子
5 5	λ/4長線路(マイクロストリップ線路)
5 6	第1のインダクタ素子
5 7	第2の容量素子
5 8	第3の容量素子
5 9	第2のインダクタ素子
6 0	第4の容量素子
1 1 1	基板
1 1 2	接地電極
1 1 3	誘電体層
1 2 1	DC供給用パッド
1 5 1	FET
1 5 2	RF入力端子
1 5 2 a	グランド端子
1 5 2 b	ヴィア
1 5 4	第1のMIMキャパシタ
1 5 5	マイクロストリップ線路
1 5 6	スパイラルインダクタ
1 5 7	第2のMIMキャパシタ
1	FET形成領域1
2	線路形成領域
2 1 1	基板
2 1 2	第1の保護絶縁膜
2 1 3	第2の保護絶縁膜
2 1 5	第1層
2 1 5 A	第1層形成層
2 1 5 B	第2層形成層
2 1 5 C	第3層形成層
2 1 6	第3の保護絶縁膜

2 1 7	誘電体層
2 1 8	第1層層
2 1 8 A	第1層形成層
2 1 9	ソースドレイン電極
220	ゲート電極
2 2 1	第4の保護絶縁膜
222	第2層
2 2 2 A	積層体層(第2層形成層)
2 2 3	Au層
2 2 5	線状導体層
225a	狭小部
2 2 5 b	幅広部
2 5 1	第1のレジスト膜
2 5 2	第2のレジスト膜
253	第3のレジスト膜
254	第4のレジスト膜
2 5 5	第5のレジスト膜
2 5 6	第6のレジスト膜
2 5 7	第7のレジスト膜
2 5 8	第8のレジスト膜
2 5 9	第9のレジスト膜
260	第10のレジスト膜


【書類名】


図面


【図1】




【図2】









【図3】








【図4】




【図5】









【図6】







【図7】




【図8】





【図9】




【図10】













【図11】













【図12】













【図13】










【図14】








【図15】



【図16】



【書類名】

要約書

【要約】

【課題】 マイクロストリップ線路の線路幅の狭小化を行なったとしても、 導体損失が増加しないようにする。

【解決手段】 半絶縁性GaAsからなる基板11上には、接地電極12と、厚さが約 0.5μ mのチタン酸ストロンチウムからなる誘電体層13と、線状導体層14とにより構成されるマイクロストリップ線路が形成されている。線状導体層14は、幅が約 0.5μ mの狭小部14aと、幅が約 5μ mの幅広部14bとにより構成されている。この線状導体層14は、異なる材料からなる積層体であって、基板11側から順次形成された、厚さが約 0.1μ mの窒化タングステンシリコンからなる第1層15と、厚さが約 0.05μ mのTiと厚さが約 0.5μ mのAuとの積層体からなる第2層16と、厚さが約 3μ mのAuからなる第3層17とから構成されている。

【選択図】

図 1

出願人履歴情報

識別番号

[000005843]

1. 変更年月日 1993年 9月 1日

[変更理由] 住所変更

住 所 大阪府高槻市幸町1番1号

氏 名 松下電子工業株式会社